Mejoras tecnológicas para sistemas de alimentación ininterrumpida: disminución de los tiempos de transferencia y desarrollo de un nuevo sistema de paralelizado de bajo coste

Abstract

Desde hace treinta años, el número de equipos que realizan tareas de gran importancia y en los que un mal funcionamiento puede tener graves consecuencias ha ido incrementándose notablemente. El auge de las tecnologías de la información ha propiciado que en los últimos años este incremento sea aún mayor. Bases de datos, transacciones bancarias, equipos de soporte vital constituyen sólo algunos ejemplos de equipos en los que un funcionamiento carente de fallos debe estar totalmente asegurado. Es lo que se conoce como equipos críticos. Entre los posibles motivos que pueden originar un funcionamiento anómalo de estos equipos se encuentran los fallos y cortes en el suministro eléctrico. Las empresas generadoras y/o distribuidoras no pueden asegurar un suministro eléctrico totalmente seguro y fiable, dada la amplia variedad de fallos que pueden acontecer y que se escapan a cualquier control: caída de rayos sobre el tendido eléctrico, rotura de líneas de suministro, cortes debidos a sobrecargas en los transformadores, etc. Es más, los propios usuarios pueden ser los causantes de los fallos o distorsiones del suministro eléctrico. Para hacer frente a esta situación y poder asegurar que los equipos críticos tienen siempre una tensión de alimentación fiable y carente de fallos se desarrollaron, entre otras soluciones, los Sistemas de Alimentación Ininterrumpida (SAIs). Los SAIs permiten asegurar que los equipos conectados a su salida tienen un suministro eléctrico de calidad y, lo que es más importante, carente de fallos. Es importante resaltar que los SAIs aseguran el suministro única y exclusivamente de los equipos críticos conectados a su salida, no protegiendo al resto de equipos conectados directamente a la red. Su uso a lo largo de los años ha sido muy amplio y extenso, propiciando el desarrollo de diversas topologías, cada una con sus propias características, ventajas e inconvenientes. Dentro de los SAIs estáticos, denominados así por emplear convertidores conmutados basados en interruptores estáticos (MOSFETs, IGBTs, etc.), existe una clara distinción entre los mal llamados SAIs En línea' (del término anglosajón on-line') y SAIs fuera de línea' (del término off-line'). Los primeros se caracterizan porque no existe ningún transitorio en la tensión vista por los equipos protegidos durante los primeros instantes del fallo de red. Por otro lado, los segundos precisan de un breve intervalo de tiempo para restaurar la tensión vista por dichos equipos. Dicho intervalo, denominado habitualmente tiempo de transferencia o conmutación entre modos, es el causante de que las topologías fuera de línea' no sean empleadas en determinadas aplicaciones críticas, muchas veces no respondiendo a una justificación de carácter técnico, sino por desconocimiento de la tolerancia a fallos de los equipos a proteger o, simplemente, por desconfianza. La normativa IEC 62040-3 (y su versión europea EN 62040-3) permite establecer un sistema de clasificación objetivo y claro de los distintos tipos de SAIs. En esta clasificación, que deja de emplear los confusos términos en línea' y fuera de línea', se analiza, entre otros aspectos, el comportamiento dinámico de la tensión suministrada a los equipos críticos durante el tiempo de transferencia. En este análisis ya no se considera como un aspecto negativo la presencia de un transitorio, siempre y cuando éste se mantenga dentro de unos límites determinados. Esto abre la posibilidad al desarrollo de SAIs que, si bien presentan el mencionado tiempo de transferencia, éste no implica variaciones grandes de tensión. De este modo, es posible conseguir SAIs fuera de línea' con la misma clasificación según la normativa IEC 62040-3 que un SAI en línea' pero manteniendo todas sus ventajas: mayor rendimiento y menor peso, tamaño y coste. Por otro lado, el actual auge de la generación distribuida (parques eólicos, plantas solares, etc.) y la consiguiente proliferación de las microrredes son algo patente. Ambos hechos vienen acompañados de una clara necesidad de sistemas que permitan almacenar la energía eléctrica sobrante para devolverla posteriormente en los momentos de mayor demanda o menor generación. Este proceso de almacenamiento y posterior recuperación de energía puede ser necesario para asegurar un suministro continuo a todos los equipos conectados a la microrred o bien únicamente a los equipos denominados críticos, dependiendo del tamaño de dicha microrred. Este proceso puede ser llevado a cabo perfectamente mediante el empleo de SAIs, cuyo modo de funcionamiento básico es el descrito. No obstante, para poder ser empleados en esta aplicación, deben incorporar sistemas y algoritmos que permitan que varios SAI conectados a una misma microrred puedan trabajar en paralelo entre sí e, incluso, en paralelo con la red. Las soluciones planteadas para lograr este paralelizado suelen basarse en sistemas con elevadas potencias de cálculo tales como, por ejemplo, los procesadores de señal digital (DSPs, del término anglosajón Digital Signal Processors) o las FPGAs (del término field programmable gate arrays). El objetivo de esta tesis es doble. Por un lado, se proponen sistemas que permiten eliminar el inconveniente del tiempo de transferencia de aquellas topologías que lo presentan. Para ello, el objetivo no será que la tensión de salida de los SAIs con tiempo de transferencia sea exactamente igual a la de aquéllos que no lo presentan. El objetivo será lograr que tengan la misma clasificación desde el punto de vista de la normativa IEC 62040-3, lo que abre grandes posibilidades al permitir ciertas variaciones de tensión (aunque con márgenes de tolerancias relativamente ajustados) en los instantes iniciales del fallo. El segundo objetivo es el análisis de los límites del paralelizado de inversores mediante el control con microcontroladores de gama media. La idea que subyace tras este análisis es el desarrollo de SAIs paralelizables de baja potencia y, por consiguiente, de bajo coste, lo que implica que sus prestaciones no sean tan elevadas como las de los sistemas habituales. Ambos objetivos se enmarcan en el intento de apertura de una nueva línea de investigación para el grupo de Sistemas Electrónicos de Alimentación (SEA) de la Universidad de Oviedo. La presente tesis se ha estructurado en 5 capítulos. En el primero de ellos se ha realizado una revisión de las diferentes topologías de SAIs existentes. Asimismo, se ha incluido una revisión de las diferentes técnicas empleadas para lograr un reparto de carga adecuado entre varios SAIs paralelizados. En el segundo capítulo se ha llevado a cabo un breve estudio de la normativa IEC 62040-3 en referencia a los tiempos de transferencia. A partir del mismo, se propone una posible solución para su eliminación. El sistema propuesto basa su activación en la polarización de un único diodo, lo que permite asegurar que su velocidad de respuesta es muy elevada, condición necesaria para lograr la máxima clasificación según la normativa IEC 62040-3. En el diseño de este sistema se ha tratado de aprovechar las peculiares condiciones de funcionamiento del mismo, ya que tan sólo debe suministrar energía a los equipos protegidos durante el breve intervalo que es el tiempo de transferencia. Esto, entre otras cosas, condiciona tanto la selección de los interruptores estáticos como el diseño de los componentes magnéticos (bobinas), basados ambos en un estudio del flujo térmico transitorio. En el tercer capítulo se propone una mejora del sistema propuesto en el capítulo anterior. El nuevo sistema se basa en un control por histéresis de un medio puente, el cual se activa única y exclusivamente cuando se produce el fallo en la tensión de red. Para maximizar la velocidad de respuesta, además de emplear el control por histéresis el tamaño del condensador y la bobina del filtro de salida se han reducido hasta el mínimo valor posible. Esto hace que los análisis habituales del control por histéresis, en los que se supone que el tamaño del condensador de salida es muy grande, no sean válidos, siendo necesario un estudio que refleje esta nueva condición. La selección de los componentes, por otra parte, se realiza siguiendo los mismos criterios que en el apartado anterior. En el cuarto capítulo se lleva a cabo el estudio de un posible sistema de paralelizado basado en un microcontrolador de gama media y se determinan los límites que se pueden alcanzar con dicho sistema. Al no poder realizarse tareas complejas con el mencionado microcontrolador, no resulta posible implementar un sistema excesivamente preciso basado en el reparto de la corriente instantánea o, en su defecto, de las potencias activa y reactiva. Para ello, el control del inversor se centra, únicamente, en lograr el sincronizado de fase con el resto de inversores conectados a la red. El ecualizado de amplitudes se lleva a cabo en la etapa previa al inversor, encargada de elevar la tensión suministrada por las baterías del SAI. Al tratarse de un sistema basado parcialmente en la precisión del sistema de control (en el caso de la primera etapa) y en el sincronizado por parte de un sistema con capacidad de cálculo limitada (en el caso del inversor), el diseño y selección de la bobina de desacoplo resulta fundamental. Por último, en el quinto capítulo se evalúan globalmente los resultados obtenidos, haciendo especial hincapié en las aportaciones originales realizadas, y se plantean las conclusiones generales obtenidas. Asimismo, se expondrán posibles futuras líneas de trabajo.